数字电路-5-触发器 - 1课件PPT

这是一份数字电路-5-触发器 - 1课件PPT，共60页。PPT课件主要包含了▲存储单元，基本特性，▲有两个互补输出端，注意必须是互补输出，触发器分类，逻辑功能分类，SR触发器，JK触发器，T触发器，D触发器等内容，欢迎下载使用。

-------存储一位数据
▲寄存器（Register）
-------存储一组数据
▲存储器（Memry）
-------存储大量数据
——构成时序逻辑电路的基本电路单元
触发器 ——最基本的存储单元
▲能够存储一位二值信号
▲两个稳态，分别表示0和1
5.2 SR锁存器 5.3 触发器 5.4脉冲触发的触发器 5.5边沿触发的触发器
锁存器---Latch
触发器---Flip-Flp
1. 由或非门构成的基本RS锁存器
基本触发器——SR锁存器
一、SR锁存器——各种触发器的基本构成部分
0 1
1 0
0 0
若S、R同时由有效变为无效，次态将不能确定
2.与非门构成的SR锁存器
4. SR锁存器的特性方程
或非门构成，SR高电平有效
与非门构成，SR低电平有效
不存在SR触发器SR同时有效带来的问题
数字系统中，用统一的时钟控制不同的部件协调一致工作
控制输入信号什么时候起作用
与非门G1和G2被封锁，R、S不起作用
1. 同步SR触发器----电平触发
CP——触发脉冲（同步脉冲）
CPSRQ 0
维 维 维 维持 持 持 持
0 0 0 0
▲同步触发器的空翻现象
一个CP脉冲作用后出现两次或两次以上翻转的现象
2、同步触发器——脉冲触发
解决了电平触发方式存在的空翻现象
主触发器的状态受RS控制
从触发器的状态受主触发器输出的控制
从触发器的状态维持原状不变
主触发器的状态维持原状，不再受RS控制
随时接收SR的指令（可以多次更改）
停止接收SR指令，中间结果不再变化
同时根据中间结果改变最终的输出状态
但并不改变最终的输出状态，仅仅改变中间结果（可以多次更改）
CP=0时接受输入指令并改变中间结果，但最终结果不变CP上升之后沿根据中间结果改变状态（此时停止接受输入指令，中间结果不会变化）
例：画出 Q、Q’ 的波形，假设初始Q=0
3 同步触发器——边沿触发
缩短接收输入请求的时间
仅仅在改变状态的之前的瞬间接收请求，
进一步提高了抗干扰能力
接收请求与改变状态几乎是同一瞬间完成
***边沿触发器实现的方式****
两个电平触发式触发器构成
利用门的传输延迟时间构成
带异步置位、复位的触发器
SD、RD不受时钟控制
可以直接给触发器预置一个状态
▲不同触发方式及动作特点
P250 习题5.7：设初始状态为0，画出Q，Q’波形
习题5.9：设初始状态为0，画出Q，Q’波形
习题5.11：设初始状态为0，画出Q，Q’波形
习题5.16：设初始状态为0，画出Q，Q’波形
习题5.27：画出Q1，Q2，Q3的波形，并说明三个输出信号频率与CLK信号频率之间的关系
建立时间保持时间传输延迟时间最高时钟频率